ABOUT ME

-

Today
-
Yesterday
-
Total
-
  • [Ansys AEDT] Voltage Ripple 확인 방법
    Signal Integrity Power Integrity 2023. 10. 26. 00:17

     

     

    앞서 PDN Simulation을 진행하는 방법에 대해서 알아봤었다. 

     

    https://rydberg.tistory.com/entry/Ansys-Siwave-PDN-Simulation-%EB%B0%A9%EB%B2%95

     

    [Ansys Siwave] PDN Simulation 방법

    모든 시뮬레이션이 마찬가지겠지만 PDN 또한 시뮬레이션의 시작은 PDN과 관련된 parameter를 정확히 입력하는 것에서 시작을 한다. PCB Design file을 siwave로 import 후 가장 먼저 진행해야 하는 것은 Layer

    rydberg.tistory.com

     

    PI에는 여러 가지 항목이 있다. 

     

    PDN이 주파수 sweep에 따른 impedance 분석이라면, 

    이번에는 주파수 도메인이 아닌 시간 도메인에 따른 V ripple에 대해 확인해보려고 한다. 

     

    앞서 알아봤던 PDN을 진행할 때는 단순히 주파수에 따른 self impedance를 확인하는 것이 목적이었다. 

    따라서 port를 설정할 때 PDN 관측 대상인 DUT에만 port를 설정해도 큰 상관이 없었으나, 

    이번에 알아볼 것은 시간축에 따른 전압의 변화를 관찰하는 것이기 때문에

     

    전원 Source 단에 port 하나, Load 단에 port 하나, 최소 2개 이상의 port를 필요로 한다. 

    또한 시간축에 대한 transient 분석을 해야 하기 때문에 충분히 많은 주파수 해석이 된 s-parameter를 추출해야 한다. 

     

    그렇게 추출된 s-paramter를 아래의 회로와 같이 구현을 한다. 

    아래의 삽화는 4개의 전원 및 부하에 대한 s-parameter이다. 

    Source 전압은 모두 1V를 가정, Load 전류는 1A를 가정하였다. 

     

    Load 전류는 아래와 같은 상황을 가정하였다. 

    이에 대해서 어떤 이는 전류 시나리오라고도 하고, 다른 어떤 사람은 전류 프로파일이라고도 하는데,

    필자의 경우 전류 시나리오가 조금 더 어감이 마음에 들어 그렇게 표현을 하고 있다. 

    앞으로는 Current Scenario라고 지칭을 하겠다. 

     

    아래의 삽화와 같이 펄스 형태의 시나리오를 가정하였다. 

    5ns의 상승 시간, 그리고 5ns의 하강 시간을 가정, 전류는 1A를 가정한 current scenario이다.

     

     

    이에 대해 각 dut에 대한 전압 파형을 보면 아래와 같다. 

    모두 동일 전압을 소스로 이용, 동일 전류를 부하 전류로 하였으나, 

    전압 안정화에 대해서는 큰 차이를 보인다. 

     

    붉은색과 파란색 부하 전압이 상대적으로 빨리 안정화가 되고, 주황색과 연두색이 상대적으로 안정화되는데 오랜 시간이 걸린다. 

     

     

    그렇다면 아래와 같이 동일한 펄스가 20ns의 주기로 반복되는 전류 소모를 가정하면 어떨까?

     

    빨간색과 파란색은 안정화 시간이 짧았던 관계로 반복되는 전류 소모에도 다소 안정적인 파형을 보인다. 

    그러나 주황색과 연두색의 경우 상대적으로 긴 안정화 시간이 필요했고, 

    반복되는 전류 소모는 채 안정화가 되기도 전에 새로운 부하 전류가 소모되므로

    전압의 리플이 상당히 커지게 된다. 

     

    분명 1V의 전압원을 사용하고 있지만 이상 현상으로 인해 3V까지 올라가는 경우가 발생되는 것이다. 

     

     

    사실 위에서 언급을 하지는 않았으나 위의 회로는 PCB 상에 d-cap, bypass cap을 모두 제거한 상태다. 

    더 정확히 말하면 capacitr를 PCB에 실장 하지 않은 상태를 시뮬레이션 진행을 한 것이다. 

     

    그 증거가 바로 아래 삽화인 PDN 그래프이다.

     

     

    그럼 아래 동일한 회로처럼 보이지만 capacitor를 실장 한 회로를 보도록 하자. 

     

    회로도 상에 달라진 점은 없지만 PDN을 보면 아래와 같다. 

    원본의 PDN과 비교하면 상당히 많은 임피던스 하락을 보여준다. 

     

     

    단일 펄스에 대한 전압 안정화는 어떠한가?

    capacitor가 없는 회로에 비하면 거의 전압이 출렁이지 않는다.

     

     

    반복되는 펄스를 통한 전류 소모는 어떠한가?

    처음 회로와 비교하면 아예 차원이 다른 리플을 보여준다. 

     

    이번 실험을 통해 확인할 수 있는 것은

    PDN 시뮬레이션을 통해 확인한 impedance가 막연하게 낮을수록 좋은 것이 아니라,

    PDN impedance가 낮을수록 noise 감소에도 도움이 되고, 전압 리플을 줄여주며,

    궁극적으로 전압 안정화에 큰 도움을 준다는 것이다. 

     

     

    이 실험은 아주 간략화된 current scenario를 가정한 것으로 

    사실상 전류 시나리오에 따른 결과가 큰 폭으로 변화하게 된다. 

     

    결국 올바른 시뮬레이션을 진행하고, 제대로 된 결과를 도출하기 위해서는

    current scenario가 실제의 상황과 얼마나 유사한가에 달렸다고 할 수 있겠다. 

     

    물론 실제 상황은 아주 복잡하기 때문에 이 실험이 모든 상황을 예측해 주는 것은 아니며,

    PI의 모든 것이 아닌 일부임을 명심해야 한다. 

     

     

     

    끝.

Designed by Tistory.